졸업재료공학 Integrated circuit의 단면 TEM 관찰

졸업재료공학 Integrated circuit의 단면 TEM 관찰

재료논문.doc

목차 1. 서론 2 2. TEM 시편 준비 방법 4 2.1. Gluing 4 2.2. Cutting 5 2.3. Grinding & Polishing 7 2.4. Ion-milling 8 3. TEM 관찰 10 4. 트랜지스터와 트랜지스터의 연결 12 5. 선 폭이 줄어 듦에 따라 생길 수 있는 문제점 14 6. 참고 문헌 15 본문 전계 효과 트랜지스터(Field Effect Transistor)란, 전기장의 힘으로 반송자 통로(channel)의 반송자수를 조절하여 출력 전류를 통제하는 네(세) 단자 소자를 말한다. 이는 소수 반송자 수에 그 특성을 의존하는 BJT와 달리 다수 반송자 소자이며, 크게 MOSFET, JFET 등으로 나누어진다. FET는 비교적 제작하기가 쉽고, BJT에 비해 작은 공간을 차지하여 집적도를 높일 수 있으며, 다수 반송자 소자이기 때문에 소수 반송자 소자의 영향을 거의 받지 않는다. 또한, 저항이나 capacitor로 사용하기에 용이하고, 상보 소자를 형성할 수 있는 특징을 가지고 있다. 이번 실험에서는 486 CPU내에 있는 FET를 투과전자현미경을 통해 살펴보고자 한다. 또한, 이 과정에서 분석을 위한 박막 시편을 제작해 보고, 그 제작 과정도 이해하고자 한다. 제작 과정을 간단히 요약해 보자. 먼저, 기판의 단면을 관찰하기 위해 박막 표면, 즉 기면에 수직인 방향으로 기판을 절단한 후, 절단한 두 기판의 박막 표면이 서로 마주 보도록 에폭시로 접착한다. 이후에, 이 시편은 크게 기계적 연마와 이온 빔 연마 과정을 거쳐 전자 빔이 투과할 수 있을 정도의 얇은 시편으로 만들어진다. 그리고 기계적 연마 과정으로 절단 단면의 두께가 20μm 정도가 되도록 연마기 위에서 연마한다. 기계적 연마가 끝난 시편은 깨지기 쉬우므로 취급을 간편히 하기 위해 보통 1mm x 2mm의 타원형 구멍이 뚫린 직경 3.05mm 구리 그리드에 접착제로 시편을 접착시킨 후, 이 시편을 이온 연마로 전자 빔이 본문내용 2. TEM 시편 준비 방법 4 2.1. Gluing 4 2.2. Cutting 5 2.3. Grinding & Polishing 7 2.4. Ion-milling 8 3. TEM 관찰 10 4. 트랜지스터와 트랜지스터의 연결 12 5. 선 폭이 줄어 듦에 따라 생길 수 있는 문제점 14 6. 참고 문헌 15 Abstract 전계 효과 트랜지스터(Field Effect Transistor)란, 전기장의 힘으로 반송자 통로(channel)의 반송자수를 조절하여 출력 전류를 통제하는 네(세) 단자 소자를 말한다. 이는 소수 반송자 수에 그 특성을 의존하는 BJT와 달리 다수 반송자 소자이며, 크게 MOSFET, JFET 등으로 나누어진다. FET는 비교적 제 하고 싶은 말 *2004년 2월 졸업논문입니다.